DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

10342342

Basic Patent (No, Kind, Date): JP 4022120 A2 19920127 <No. of Patents: 002>

THIN FILM SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): KUNII MASABUMI

IPC: *H01L-021/20; H01L-021/84; H01L-029/784

CA Abstract No: 116(24)246390F Derwent WPI Acc No: G 92-135201 JAPIO Reference No: 160185E000008 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4022120 A2 19920127 JP 90127410 A 19900517 (BASIC)

JP 3178715 B2 20010625 JP 90127410 A 19900517

Priority Data (No,Kind,Date): JP 90127410 A 19900517 DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

03657020

Image available

THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.:

04-022120 [JP 4022120 A]

PUBLISHED:

January 27, 1992 (19920127)

INVENTOR(s): KUNII MASABUMI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

02-127410 [JP 90127410]

FILED:

May 17, 1990 (19900517)

INTL CLASS:

[5] H01L-021/20; H01L-021/84; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1197, Vol. 16, No. 185, Pg. 8, May

06, 1992 (19920506)

ABSTRACT

PURPOSE: To form a high quality semiconductor thin film on an insulating substrate, and improve performance, by constituting the main part of thin film semiconductor wherein the volume ratio of amorphous component in said film to the whole thin film is smaller than a specified value. CONSTITUTION: An amorphous silicon thin film 102 is deposited on an insulating substrate 101. In this poly-Si thin film, an annealing process

for solid phase growth of a thin film is performed. Only the crystal grains having crystal orientation of small activation energy of crystal growth are selectively grown in the slid phase growth annealing, and polycrystalline silicon 103 of large grain diameter is formed. At this time, amorhous regions 104 are microscopically left in crystal grain boundaries 105 of the poly-Si thin film formed at an annealing temperature lower than or equal to 600 deg.C. When the volume ratio .rho.of amorphous phase to the total volume to the ratio of Raman scattering cross section of amorphous phase to crystalline phase is used, the amorphous regions 104 transfer to the crystalline region after the annealing process, and .rho.becomes smaller than 1.2%. The polycrystalline thin film of large grain diameter obtained in this manner is applied to a thin film transistor.

⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-22120

®Int.Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)1月27日

H 01 L 21/20 21/84 29/784 7739-4M 7739-4M

9056-4M H 01 L 29/78 3 1 1 F 審査請求 未請求 請求項の数 1 (全6頁)

②特 顕 平2-127410

②出 願 平2(1990)5月17日

@発明者 国井 正文

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

向出 顧 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

⑩代 理 人 弁理士 鈴木 喜三郎 外1名

明知書

1. 発明の名称

得膜半導体装置

2. 特許請求の範囲

薄膜半導体中の非品質成分が、体積比で全薄膜体積の1. 2%未満であるような薄膜半導体でその主要部を構成したことを特徴とする薄膜半導体装置。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は薄膜半導体装置に関する。

[従来の技術)

近年、大型で高解像度のアクティブマトリクス 液晶表示パネル、高速で高解像度の密着型イメージセンサ、 3 次元 I C 等への実現に向けて、ガラス、 石英等の絶縁性非晶質基板や、 S i O 2 等の絶縁性非晶質層上に、高性能な半導体素子を形成する試みがなされている。特に、大型の液晶表示パネル等に於いては、低コストの要求を満たすため に、安価な低融点ガラス基板上に薄膜トランジスタ(TFT)を形成することが必須の要求になりつつある。従来は、低融点ガラス上に形成するTFTの活性層に、例えば Journal of Applied Physics Vol.65(10) p.3951(1989) 等にみられるように、非品買Si(a-Si)を用いたもの、Solid State Electronics Vol.32 (5) p.391 (1989)、IEEE Electron Device Letters Vol.10 (3) p.123 (1989) 、IEEE Transactions on Electron Devices, Vol.36 (3) p. 529 (1989) 等におられるように、多結晶Si(poly-Si)を用いたものがある。

【発明が解決しようとする課題】

しかし、TFTの活性層をa-Siで作製すると、a-Si中の電界効果移動度が小さいため、最近開発が盛んになってきた高品位TV(HDTV)への応用を考えるときわめて不十分な性能であった。この点を解決するため、TFTの活性層をa-Siではなく減圧化学気相成長法(LPCVD)で成膜した多結品Siや、a-Siをアニ

特開平4-22120 (2)

ールして固相成長させることにより大粒径化した poly-Siで作製し、TFTの事性能化をは かる試みがある。 固相成長の方法は、 Journal of Applied Physics, vol.62, no.5, p.1675 (1987), Applied Physics Letters vol.47, no.12, p.135 O (1985). Journal of Electrochemical Society vol.131, no.3, p.875 (1984), Journal of Appl ied Physics vol.63, no.7, p.2260 (1988), 等に 見られるように、 600℃程度の温度で非晶質半 導体薄膜をアニールして結晶成長させる方法が一 般的であった。しかし、600℃程度の温度で長 時間アニールしても結晶粒界に非晶質成分が幾存 し、良好な結晶質薄膜が得られないという問題点 があった。本発明は以上の問題点を解決するもの で、その目的は高品質の半導体溶離を絶縁基板と に形成し、高性能の薄膜半導体装置を提供するこ とにある。

[課題を解決するための手段]

本発明の薄膜半導体装置は、薄膜半導体中の非 晶質成分が、体積比で全薄膜体積の 1。 2 % 未満

ポ速度が早い条件が適している。 LPCVDでシ ランガス (SiH d) を用いる場合は500℃~5 60℃程度、 ジシランガス (SiュH゚) を用いる 場合は300℃~500℃程度のデポ温度で分解 堆積が可能である。トリシランガス (SisHa) は分解程度が更に低くなる。デポ温度を高くする と堆積した膜が多結晶になるので、 Siイオン注 入によって一旦弁品質化する方法もある。 プラズ マ化学気相成長法(PCVD)の場合は、 基板温 度が500℃以下でも成膜できる。 本実施例では PCVD法を用い、 成膜ガスにはSiH。 10%、 H2 90%の混合ガスを用いた。 基板温度は15 0~240℃で、特に180℃が望ましい。湿合 ガスの内圧は0. 8 Torr、 rf パワー=6 3 mW/cm²、rf同波数=13.56MHzを 用いた。

P C V D ではデポ度前に水素プラズマあるいは アルゴンプラズマ処理を行えば、 基板表面の 清浄 化と成膜を連続的に行うことができる点が有利で ある。 光励起 C V D 法の場合も 5 O O で以下の低 であるような薄膜半導体でその主要部を構成した ことを特徴とする。

[実施例]

以下、第1回をもとに固相成長アニールの方法 を説明する。まず石英基板あるいはガラス基板等 の絶縁基板101上に非晶質半導体102を破距 する。本実施例では非品質半導体の例に非品質シ リコンを用いて説明するが、非晶質 G e、 非晶質 SiGeでも同様に適用できる。尚基板にはSi O 2で覆われたSi基板を用いることもある。 石英 蓋板あるいはSiО₂で覆われたSi基板を用いる 場合は1200℃の高温プロセスにも耐えること ができるが、 ガラス基板を用いる場合は軟化温度 が低いために約600℃以下の低温プロセスに制 限される。はじめに絶縁基板101上に非品質シ リコン痔膜102を堆積させる(第1箇~(a))。 該非晶質シリコン薄膜102は一様で、 酸小な結 晶子は含まれておらず結晶成長の核が全く存在し ないことが望ましい。減圧化学気相成長法(LP CVD) の場合は、デポ温度がなるべく低く、デ

温デボ及び基板表面の清浄化と成膜を連続的に行うことができる点で効果的である。電子ビルが場合はなどのような高真空蒸着法の場合は取りたがある。このことがあるために大気中の酸素を膜中に取りたります。 最大、結晶成長の妨げとなる。このことを防じたのに、固相成長アニール前に300℃~500℃ を度の低温熱処理を行い膜を緻密化させるが 有効である。スパッタ法の場合も高真空蒸着法の場合と同様である。

結晶粒のみが選択的に成長し、 平均粒圧約1μm の大粒径多結晶シリコン103ができる(第1図 - (b))。 結晶粒の中には 5 μ m 以上の粒径を 持つものも現れる。結晶粒径は大きいほど半導体 中のキャリア移動度が増大するので望ましい。 固 相成長アニール温度を650℃以上にすると短時 間アニールで結晶成長が飽和するが、 得られる結 品粒径は小さくなる。また、 成調 直後の非晶質シ リコン落膜102中に酸素、窒素、 炭素等の不純 物が含まれていても固相成長で待られる結晶収穫 は小さくなる。このため、アニール温度は600 で以下が望ましく、 非晶質シリコン 102 に含ま れる酸素、窒素、炭素等の不純物温度は7×10 18個/cm3以下、特に6×1016個/cm3以下 が望ましい。不純物濃度が7×10 ta個/cm bを 越えると結晶粒圧は1μm程度までしか成長せず、 後述する非晶質相の体積比も20%以下にはなら ないからである。

この様にして作製したpoly-Si薄膜の結晶粒界には、微視的には非晶質領域104が残っ

くなる。

第3箇に600℃の固相成長アニール時間に対 する非晶質相の体積比々のグラフを示す。 301 は k = 1. 1の場合の p の 変化を、 302 は k = 12. 5の場合の p の変化を示す。 現実には、 p は料線で示した領域303の範囲内で変化をする。 第3回からわかるように、アニール時間の増大と ともに非晶質相が結晶質に転移して非晶質相が説 少していくのがわかる。しかし、アニール時間が 70時間程度から、結晶成長は飽和し始め、アニ ール時間を増大しても、600℃以下のアニール 温度では、 結晶質領域がすべて 単結晶に変化した としてもpは1.2%以下にはならない。この残 存する非晶質相のため、 落膜中の電界効果移動度 は結晶中に比べて着しく低下してしまう。そこで 本実施例では固相成長アニール後、即ち第1回-(b)の段階でN2アニールを約900℃以上の温 度で30min. 以上行うことにより、非晶質相 を結晶質に転移させ、 結晶粒径を大きく保ったま ま非晶質相の体質をさらに減少させる。この短時

ている。第1回一(b)では、この非晶質領域1 04を符張して描いてある。この粒界での非晶質 領域104は固相成長アニール時間を長くしても 完全には結晶質に転移させることはできない。こ の非晶質領域の体積と、結晶質領域の体積比を求 めるため、ラマン数乱スペクトルを用いて測定し た。非晶質相に起因するラマンスペクトルの積分 独度をⅠ。とし、結晶質相に起因するラマンスペク トルの積分強度をⅠ。とする。全積分強度に対する 非晶質成分の相対強度σは、

 $\sigma = I_{\bullet} / (I_{\bullet} + I_{\bullet})$

で表せる。 結晶質相に対する非晶質相のラマン数 乱断面積の比を k とすると、全体積に対する非晶 質相の体徴比 p は σ と k を 用いて、

 $\rho = \sigma / (\sigma + k (1 - \sigma))$

で表せる。 k の値は結晶粒径に依存し、単結晶 Siに対しては 1 2. 5、粒径 5 0 0 入の酸結晶 Siに対しては 1. 1 で、通常はこの間の値を取る。 現実には薄膜は有限の結晶粒径を持つので、非晶質相の体徴は k = 1 2. 5 の場合よりも必ず大き

間アニールはTFT作成時におけるゲート酸化腫の作成工程で代替させても良い。アニール方法は、Nュアニールに限らずレーザーアニーリングでも良いし、ハロゲンランブ等によるラピッドサーマルアニーリング(RTA)でも良い。このアニーリングプロセス後、非品質領域104は結晶質に転移し、ρは1.2米未満になる(第1回ー(c))。ρは小さければ小さいほどよく、1000℃で30min.のNュアニールを指した場合はρは0.2%以下になる。

次に第2図(d)に示されるように、ゲート電 値205 を形成する。該ゲート電極材料としては p01y~Si、あるいはモリブデンシリサイド、 あるいはアルミニュウムやクロムなどのような金 属版、あるいはITOやSnO₂などのような透 明性導電膜などを用いることができる。成態方法

1020cm-7程度とする。

続いて第2回(f)に示されるように、層間絶縁襲209を模層する。該層間絶縁襲材料としては、酸化膿あるいは窒化膿などを用いる。絶縁性が良好ならば膿厚はいくらでもよいが、酸千人から酸μm程度が普通である。窒化膿の形成方法としては、LPCVD法あるいはプラズマCVD法などが簡単である。反応には、アンモニアガス(NH3)とシランガスと窒素ガスとの混合ガスなどを用いる。

次に第2回(g)に示すように、 的記層間絶縁 膜及びゲート絶縁膜にコンタクトホールを形成し、 コンタクト電低を形成しソース電極210および ドレイン電極211とする。 該ソース電極及びド レイン電極は、 アルミニウムなどの 金属材料で形 成し、 TFTの完成となる。

ρが1. 2%以上あったpoly-Si得膜で TFTを作成すると、ロチャネルTFTの電界効 果移動度は40cm²/Vs以下だったものが、 としては、CVD法、スパッタ法、真空蒸着法、 等の方法があるが、ここでの詳しい説明は省略する。Poly-Siをゲート電低に用いる場合には、ドープト非晶質半導体薄膜を関相成長させて 大粒径Poly-Si薄膜を作製後、RTAを施すことにより、ゲート軽極の高品質化と低低抗化を図ることができる。

本実路例で得られた p が 0. 2 % 以下の p o 1 y - S i 薄膜で n チャネル T F T を作成すると、15 8 c m ² / V s の電界効果移動度が得られた。 [発明の効果]

本発明によって得られた大粒径多結晶シリコン 毎腰を用いて海膜トランジスタを作成すると、従来に比べて海膜トランジスタのON電流は増大し OFF電流は小さくなる。またスレッシホルド電 圧も小さくなりトランジスタ特性が大きく改善する。

非品質絶疑基に使れた特性の薄膜トランジスタを作製することが可能としたアクティイリクス基板に応用した場合にも十分な高費を配置した場合にのは、消費を登録した場合にのは、消費を受けるので、対して大きな効果がある。また、600℃以下の低温でした。をので、アクティブマトリクス基板の低低なので、アクティブマトリクス基板の低低なので、アクティブマトリクス基板の低低なので、アクティブマトリクス基板の低低が大面積化に対してもその効果は大きい。

本発明を、光電変換業子とその走査回路を同一

特開平4-22120 (5)

石英基板やガラス基板だけではなく、サファイア基板(Al2O3)あるいはMgO・Al2O3、BP、CaF3等の結晶性絶縁基板も用いることができる。

以上薄膜トランジスタを例として説明したが、 パイポーラトランジスタあるいはヘテロ接合パイ

2 0 9 … … … 層間絶縁膜

2 1 0 … … … ソース電框

2 1 1 … … ドレイン電極

301………k=1. 1の場合の p の変化

302……… k = 12. 5の場合のpの変化

3 0 3 … … … 固相成長アニールによる p の変化領域

以上

出願人 セイコーエブソン株式会社 代理人弁理士 鈴木喜三郎(他1名) ポーラトランジスタなど薄膜を利用した案子に対しても、 本発明を応用することができる。 また、三次元デバイスのようなSOI技術を利用した案子に対しても、 本発明を応用することができる。4、図面の簡単な説明

第1図は本発明の固相成長アニールの工程図。 第2図は本発明の解膜半導体装置の製造方法を 薄膜トランジスタに応用した製造工程図。

第3回は固相成長アニール時間に対する非晶質 相の体積比の変化を示す図。

101、201………絶経抵板

1 0 2 … … 非晶質半導体

103、202 大粒径多結晶シリコン

104……非晶質鎖域


2 0 4 … … ゲート絶縁膜


2 0 5 … … ゲート電極


206………ソース領域

207……ドレイン領域

208 イオンピーム







特閒平4-22120 (6)

